Distribui interrupções para processadores individuais.

É responsável por manter a coerência entre caches L1 de dados.

É um coprocessador que implementa operações de ponto flutuante em hardware.

Lida com confirmação de interrupções, mascaramento de interrupções e reconhecimento da conclusão de interrupções.

Emite avisos de alertas no caso de falhas de software; se estiver habilitado, ele é ajustado para um valor pré-determinado e conta até 0.