Questão de Algoritmos
Avalie as afirmativas a seguir e a relação proposta entre elas. I. Sinais, variáveis e constantes são legítimos exemplos de objetos de dados na linguagem VHDL, PORQUE II. variáveis em VHDL são instâncias análogas a constantes em linguagem de programação. Avaliando-se as afirmativas, conclui-se que:
A
as duas afirmativas são verdadeiras, e a segunda não justifica a primeira.
B
as duas afirmativas são falsas.
C
a primeira afirmativa é falsa, e a segunda é verdadeira.
D
as duas afirmativas são verdadeiras, e a segunda justifica a primeira.
E
a primeira afirmativa é verdadeira, e a segunda é falsa.
Ainda não há comentários para esta questão.
Seja o primeiro a comentar!
Aulas em vídeo Em breve
00:00